CPU: 두 판 사이의 차이

기술노트
(새 문서: openssl x509 -in /etc/letsencrypt/live/technote.wiki/fullchain.pem -text -noout | grep -E "Subject:|DNS:")
 
편집 요약 없음
 
(같은 사용자의 중간 판 2개는 보이지 않습니다)
1번째 줄: 1번째 줄:
openssl x509 -in /etc/letsencrypt/live/technote.wiki/fullchain.pem -text -noout | grep -E "Subject:|DNS:"
== 🧠 CPU 개요 ==
 
=== ⚙️ 컴퓨터의 핵심 CPU와 폰 노이만 구조 ===
컴퓨터의 핵심 구성 요소는 '''CPU''', '''메모리''', '''디스크'''입니다. 여기에 '''I/O 장치'''를 포함하면 완전한 컴퓨터 시스템을 설명할 수 있습니다. 이 구조를 처음 제안한 사람은 '''존 폰 노이만(John von Neumann)'''입니다.
 
폰 노이만 구조의 핵심 특징:
* 📌 명령어 → 실행 → 결과 저장을 '''순차적'''으로 수행
* 📌 '''명령어와 데이터가 같은 버스로 이동'''
* 📌 연산은 '''중앙 처리 장치(CPU)'''가 수행
 
<youtube>JVAY0HY76zc</youtube>
 
----
 
=== ⏱️ CPU의 속도: Hz와 Clock ===
CPU의 성능은 클럭 속도와 밀접한 관련이 있습니다.
 
* '''Hz(헤르츠)''': 1초에 얼마나 많은 연산을 수행할 수 있는지 나타내는 단위
** 예: 3GHz = 1초에 30억 번 연산 가능
 
* '''Clock(클럭)''':
** 전기적 펄스 신호
** 클럭 1번 = CPU 명령어 1개 수행
** 클럭이 빠를수록 처리 속도 ↑
 
----
 
=== 🧩 CPU 구성 요소 ===
 
* 🔢 '''ALU''' (산술/논리 연산 장치)
* 🧭 '''제어 장치''' (Control Unit)
* 🗃️ '''레지스터''' (Register)
 
==== 🔢 ALU(산술 논리 연산 장치) ====
* 산술 연산: +, −, ×, ÷
* 논리 연산: AND, OR, XOR 등
* 부동소수점(FPU), 정수 연산 처리
* 연산에 필요한 값은 '''레지스터'''에서 읽어옴
 
==== 🧭 제어 장치(Control Unit) ====
* '''명령어 해석 및 제어 신호 생성'''
* 구성 요소:
  * '''PC'''(Program Counter): 다음 명령 주소
  * '''IR'''(Instruction Register): 현재 명령
  * '''Instruction Decoder''': 명령 해석
 
* 제어 방식:
  * 하드와이어드: 빠르나 유연성 ↓ (RISC에 적합)
  * 마이크로프로그램 방식: 유연성 ↑ (CISC에 적합)
 
==== 🗃️ 레지스터(Register) ====
CPU 내부의 '''초고속 임시 저장장치'''입니다.
 
* '''IR''': 현재 명령어 저장
* '''PC''': 다음 명령어 주소
* '''AC''': 연산 결과 저장
 
----
 
=== 🛠️ 명령어 수행 과정 ===
CPU는 다음 순서로 명령을 처리합니다:
 
# 📥 '''Fetch''' – 명령어 읽기
# 🔍 '''Decode''' – 명령 해석
# 🛠️ '''Execute''' – 실행
# 💾 '''Write Back''' – 결과 저장
 
* 명령어 구성 = '''Op-code + Operand'''
  * Op-code: 실행할 작업
  * Operand: 대상 데이터 또는 주소
 
----
 
=== 🧱 명령어 구조: RISC와 CISC 비교 ===
 
'''RISC (Reduced Instruction Set Computer)'''
* 단순 명령어 조합
* 파이프라이닝 최적화
* 하나의 명령 = 한 클럭
 
'''CISC (Complex Instruction Set Computer)'''
* 복잡한 명령어 지원
* 한 명령에 여러 클럭 필요
* 명령어 수 많음
 
{| class="wikitable"
|+ '''RISC vs CISC'''
! 항목 !! RISC !! CISC
|-
| 명령어 수 || 적음 || 많음
|-
| 실행 속도 || 빠름 || 느림
|-
| 설계 복잡도 || 단순 || 복잡
|-
| 대표 예시 || ARM, MIPS || Intel x86
|}
 
----
 
=== 🚀 EPIC: RISC의 한계를 넘다 ===
'''EPIC(Explicitly Parallel Instruction Computing)'''는 Intel과 HP가 공동 개발한 64비트 아키텍처입니다.
 
* 병렬 처리 명령어를 컴파일러가 명시
* '''128개 이상의 레지스터''' 사용
* 컴파일 단계에서 병렬 실행 가능한 명령 그룹화
* RISC보다 높은 성능 제공
 
----
 
== 📚 참고 자료 ==
* [https://kmong.com/self-marketing/539751/LUA54VnQsP 💼 IT 면접용 CS PDF]
* [https://inf.run/o1NX 📦 AWS 백엔드 강의]
* [https://inf.run/rpX4 🤖 ChatGPT 앱 개발 강의]
* [https://www.yes24.com/Product/Goods/122536127 📘 백엔드 번역서]
* [https://www.youtube.com/c/%EA%B8%B0%EC%88%A0%EB%85%B8%ED%8A%B8with%EC%95%8C%EB%A0%89 🎬 기술노트with알렉 유튜브]

2025년 5월 15일 (목) 16:10 기준 최신판

🧠 CPU 개요

⚙️ 컴퓨터의 핵심 CPU와 폰 노이만 구조

컴퓨터의 핵심 구성 요소는 CPU, 메모리, 디스크입니다. 여기에 I/O 장치를 포함하면 완전한 컴퓨터 시스템을 설명할 수 있습니다. 이 구조를 처음 제안한 사람은 존 폰 노이만(John von Neumann)입니다.

폰 노이만 구조의 핵심 특징:

  • 📌 명령어 → 실행 → 결과 저장을 순차적으로 수행
  • 📌 명령어와 데이터가 같은 버스로 이동
  • 📌 연산은 중앙 처리 장치(CPU)가 수행


⏱️ CPU의 속도: Hz와 Clock

CPU의 성능은 클럭 속도와 밀접한 관련이 있습니다.

  • Hz(헤르츠): 1초에 얼마나 많은 연산을 수행할 수 있는지 나타내는 단위
    • 예: 3GHz = 1초에 30억 번 연산 가능
  • Clock(클럭):
    • 전기적 펄스 신호
    • 클럭 1번 = CPU 명령어 1개 수행
    • 클럭이 빠를수록 처리 속도 ↑

🧩 CPU 구성 요소

  • 🔢 ALU (산술/논리 연산 장치)
  • 🧭 제어 장치 (Control Unit)
  • 🗃️ 레지스터 (Register)

🔢 ALU(산술 논리 연산 장치)

  • 산술 연산: +, −, ×, ÷
  • 논리 연산: AND, OR, XOR 등
  • 부동소수점(FPU), 정수 연산 처리
  • 연산에 필요한 값은 레지스터에서 읽어옴

🧭 제어 장치(Control Unit)

  • 명령어 해석 및 제어 신호 생성
  • 구성 요소:
 * PC(Program Counter): 다음 명령 주소
 * IR(Instruction Register): 현재 명령
 * Instruction Decoder: 명령 해석
  • 제어 방식:
 * 하드와이어드: 빠르나 유연성 ↓ (RISC에 적합)
 * 마이크로프로그램 방식: 유연성 ↑ (CISC에 적합)

🗃️ 레지스터(Register)

CPU 내부의 초고속 임시 저장장치입니다.

  • IR: 현재 명령어 저장
  • PC: 다음 명령어 주소
  • AC: 연산 결과 저장

🛠️ 명령어 수행 과정

CPU는 다음 순서로 명령을 처리합니다:

  1. 📥 Fetch – 명령어 읽기
  2. 🔍 Decode – 명령 해석
  3. 🛠️ Execute – 실행
  4. 💾 Write Back – 결과 저장
  • 명령어 구성 = Op-code + Operand
 * Op-code: 실행할 작업
 * Operand: 대상 데이터 또는 주소

🧱 명령어 구조: RISC와 CISC 비교

RISC (Reduced Instruction Set Computer)

  • 단순 명령어 조합
  • 파이프라이닝 최적화
  • 하나의 명령 = 한 클럭

CISC (Complex Instruction Set Computer)

  • 복잡한 명령어 지원
  • 한 명령에 여러 클럭 필요
  • 명령어 수 많음
RISC vs CISC
항목 RISC CISC
명령어 수 적음 많음
실행 속도 빠름 느림
설계 복잡도 단순 복잡
대표 예시 ARM, MIPS Intel x86

🚀 EPIC: RISC의 한계를 넘다

EPIC(Explicitly Parallel Instruction Computing)는 Intel과 HP가 공동 개발한 64비트 아키텍처입니다.

  • 병렬 처리 명령어를 컴파일러가 명시
  • 128개 이상의 레지스터 사용
  • 컴파일 단계에서 병렬 실행 가능한 명령 그룹화
  • RISC보다 높은 성능 제공

📚 참고 자료